- HOME
- 홈페이지 이용안내
논문 기본정보
Design of Multichannel HART Communication System Based on NioslI
논문 개요
| 기관명 | NDSL |
|---|---|
| 저널명 | 測控技術 = Measurement control technology |
| ISSN | 1000-8829, |
| ISBN |
논문저자 및 소속기관 정보
| 저자(한글) | XIA, Peng-hao,WANG, Quan-sheng |
|---|---|
| 저자(영문) | |
| 소속기관 | |
| 소속기관(영문) | |
| 출판인 | |
| 간행물 번호 | |
| 발행연도 | 2015-01-01 |
| 초록 | HART 통신 방법은 간섭 저항(anti-interference)과 전송 거리(transmission distance)가 먼 장점이 있다. 본 논문에서는 전통적 HART 통신 모듈(traditional HART communication module)의 부피가 크고 전력 소모(power consumption)가 높으며 통합(integration)이 어려운 문제에 초점을 맞추어 NiosⅡ 소프트웨어 CPU 기반의 다중 채널(multichannel) HART 지능형 통신 시스템(intelligent communication system)을 설계하였다. NiosⅡ 소프트웨어 CPU를 처리 코어(treatment core)로 하고 8-채널(8-channel) 4~20mA 전류 출력과 8-채널 HART 통신을 구현하고 매개 4~20mA 전류 출력에 HART 신호 조절 복조 단원(signal modulate demodulation unit)을 배치하였다. NiosⅡ 소프트웨어 CPU에 μC/OS-Ⅱ 운영 체제(operating system)를 탑재하고 8-채널 데이터 링크(data link)의 소프트웨어 설계를 구현하였다. 해당 설계는 DC-DC를 사용하고 전원은 D/A 변환 칩(converter chip)에 동적 전압(dynamic voltage)을 제공하여 시스템의 에너지 소모를 낮추었다. 설계한 지능형 통신 시스템은 에너지 소모가 낮고 통합 능력이 높은 장점이 있고 산업 과정 제어 등 열악한 환경(harsh environment)에서 광범위한 응용 전망(application prospects)을 보여주고 있다. |
| 원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=NART&cn=NART75845359 |
| 첨부파일 |
추가정보
| 과학기술표준분류 | |
|---|---|
| ICT 기술분류 | |
| DDC 분류 | |
| 주제어 (키워드) | FPGA,system on chip,HART,IP core,multichannel,FPGA,시스템 온 칩,HART,IP 코어,다중 채널 |