- HOME
- 홈페이지 이용안내
논문 기본정보
Design and Implementation of Synchronization Algorithm for Deep Space Receiver
논문 개요
| 기관명 | NDSL |
|---|---|
| 저널명 | 航天器工程 = Spacecraft engineering |
| ISSN | 1673-8748, |
| ISBN |
논문저자 및 소속기관 정보
| 저자(한글) | JU, Xing-bo,WANG, Cheng-hua,ZHU, Qiu-ming,CUI, Rui,CHEN, Xue-qiang |
|---|---|
| 저자(영문) | |
| 소속기관 | |
| 소속기관(영문) | |
| 출판인 | |
| 간행물 번호 | |
| 발행연도 | 2015-01-01 |
| 초록 | 심우주 통신 링크에서 신호 감쇠가 크고 전송이 지연되며 도플러 편이가 큰 문제를 고려하여, CCSDS 협의의 표준 수신 신호에 기반하는 동기화 알고리즘을 제안하였다. Costas 피드백 루프를 사용하여 반송파를 동기화하였고 얼리/레이트 게이트(early-late gate)를 이용하여 알람 시간을 회복하였으며, 상관성 검사 프레임 헤더를 통해 위상 모호 문제를 해결하였다. 마지막으로 위상 오차를 추정한 다음 보상하였다. 이를 토대로, 필드 프로그래머블 게이트 어레이(FPGA) 고정점 연산 특성에 부합하는 간소화 동기 등가 회로를 설계하고 구현하였다. Xilinx FPGA 플랫폼에 기반하여 실제로 측정한 결과, 본 동기화 알고리즘의 하드웨어 회로는 간단하였고 15 dB 잡음비 가우스 백색 잡음 환경에서 시간, 주파수에 대한 추적과 로킹을 잘 구현하였다. 또한 미래 심우주 수신기 최적화 설계에 도움이 되는 참고정보를 제공하였다. |
| 원문URL | http://click.ndsl.kr/servlet/OpenAPIDetailView?keyValue=03553784&target=NART&cn=NART75845564 |
| 첨부파일 |
추가정보
| 과학기술표준분류 | |
|---|---|
| ICT 기술분류 | |
| DDC 분류 | |
| 주제어 (키워드) | deep space communication,Costas loop,early-late gate,phase compensation,FPGA,심우주 통신,코스타스 루프,얼리/레이트 게이트,위상 보상,필드 프로그래머블 게이트 어레이 |