- HOME
- 홈페이지 이용안내
장비 및 시설 기본정보
ModelSim DE 언어 소프트웨어
장비 개요
| 기관명 | ZEUS |
|---|---|
| 장비번호 | |
| 제작사 | Mentor Graphics |
| 모델명 | ModelSim DE VHDL Ap SW |
| 장비사양 | |
| 취득일자 | 2010-12-29 |
| 취득금액 |
보유기관 및 이용정보
| 보유기관명 | 한국전자통신연구원 |
|---|---|
| 보유기관코드 | |
| 활용범위 | |
| 활용상태 | |
| 표준코드 | E200 |
| 표준분류명 | |
| 시설장비 설명 | - Native compiled Single Kernel Simulator technology - VHDL Verilog PSL and SystemVerilog design and assertions constructs - Intelligent easy-to-use GUI with Tcl interface - Integrated project management source code templates and wizards - Wave viewing and comparison; objects watch and memory windows increase debug productivity - Code coverage - Standard support for Xilinx SecureIP - SystemC option available Sophisticated FPGA Verification ModelSim DE packs an unprecedented level of verification capabilities in a cost-effective HDL simulation solution. In addition to supporting standard HDLs ModelSim DE increases design quality and debug productivity. ModelSim's award-winning Single Kernel Simulator (SKS) technology enables transparent mixing of VHDL and Verilog in one design. Its architecture allows platform independent compile with the outstanding performance of native compiled code. The graphical user interface is powerful consistent and intuitive. All windows update automatically following activity in any other window. For example selecting a design region in the Structure window automatically updates the Source Signals Process and Variables windows. You can edit recompile and re-simulate without leaving the ModelSim environment. All user interface operations can be scripted and simulations can run in batch or interactive modes. ModelSim DE simulates behavioral RTL and gate-level code including VHDL VITAL and Verilog gate libraries with timing provided by the Standard Delay Format (SDF).Mentor Graphics 에서는 Verilog VHDL SystemC를 지원하는 통합 디버깅 환경의 Single Kernel Simulator ? SKS- 기술을 업계 최초로 지원하는 ModelSim을 재공하고 있습니다. Modelsim은 뛰어난 성능과 Code Coverage 및 여러 Debugging 기능을 이용하여 대형 사이즈 및 시스템을 Simulation 하고 ASIC SIGN OFF를 달성하기 위해 필요한 조건을 갖추고 있고 Multi language 환경에서의 설계 검증 역시 지원 하고 있습니다. ModelSim S/W 는 FPGA & ASIC 설계를 위한 여러 표준 규격과 Platform을 가장 광범위하게 지원하고 있으며 다양한 3rd Party Tool들과 서로 연계되어 개발 엔지니어분들께 완벽한 개발환경과 성능을 제공합니다소프트웨어를 설치하여 원하는 기능을 프로그래밍 하고 난뒤 컴파일 한 후에 VSIM 시뮬레이터를 호출하여 모듈에 존재하는 모든 오브젝트들을 적재한 후 시뮬레이션을 실행 혹은 재 실행 종료를 이용하여 사용하면 됨 |
| 장비이미지코드 | http://nfec.ntis.go.kr/storage/images/equip/photo/201102/.thumb/20110216142906.jpg |
| 장비위치주소 | 대전 유성구 가정동 한국전자통신연구원 161 한국전자통신연구원 6동 3층 313 |
| NFEC 등록번호 | NFEC-2011-02-141823 |
| 예약방법 | |
| 카타로그 URL | |
| 메뉴얼 URL | |
| 원문 URL | http://www.zeus.go.kr/equip/read?equipId=Z-NTIS-0027240 |
| 첨부파일 |
추가정보
| 과학기술표준분류 | |
|---|---|
| ICT 기술분류 | |
| 주제어 (키워드) |