| 기업공감원스톱서비스

RF 칩 설계 소프트웨어

보유기관명, 보유기관코드, 활용범위, 활용상태, 표준코드, 표준분류명, 시설장비 설명, 장비이미지코드, 장비위치주소, NFEC 등록번호, 예약방법, 카타로그 URL, 메뉴얼 URL, 원문 URL, 첨부파일 순으로 구성된 표입니다.
보유기관명	한국전자통신연구원
보유기관코드
활용범위
활용상태
표준코드	E200
표준분류명	기타
시설장비 설명	CMOS IC 설계 및 시뮬레이션를 위한 Tool(Cadence Virtuoso Analog Design Environment) 아날로그 디자인 환경의 거장 플랫폼의 고급 설계 및 시뮬레이션 환경입니다. 그것은 설계자에게 새로운 기생 추정에 대한 접근 및 수율 향상 및 고급 검색 및 민감도 분석을 위한 더 나은 디자인하는 데 도움과 비교 흐름과 최적화 알고리즘을 제공합니다. 가장 많은 파운드리 업체의 아날로그 디자인 환경 신속하고 정확한 설계 검증의 표준을 설정합니다. Reduced learning curve with a simulator-independent environment Maximum efficiency in the script-driven mode Accelerated debug process using a variety of built-in analog analysis tools Facilitated design correction via easy comparison of pre- and post-parasitic extracted designs Quick detection of circuit problems via a clear visualization cockpit
장비이미지코드	http://www.zeus.go.kr/storage/images//equip/photo/201109/20110907095534.jpg
장비위치주소	한국전자통신연구원 6동
NFEC 등록번호	NFEC-2006-12-021118
예약방법
카타로그 URL
메뉴얼 URL
원문 URL	http://www.zeus.go.kr/resv/equip/read/Z-NTIS-0004180
첨부파일

기업조회